En multiplikationsenhet 4bit på 500 grindar hur uselt är det?

Har ritat en krets som kan multiplicera två 4 bits tal på sammanlagt ca 500 grindar.

Bra eller anus?

Hur många grindar kan man få ner det till?

Är ny på detta med att rita digitalkretsar så ge mig lite slack.

Rent spontant låter det som för mycket (*), men det är egentligen inte vad du letar efter när du letar färdiga kretsar.

När du letar färdiga kretsar är det ju observerbara egenskaper som är intressanta: hur mycket energi drar kretsen? Hur lång är fördröjningen innan resultatet är klart? Är den klockad eller inte osv. Vad kostar den? Hur stor är den?

Det är när deu själv skall konstruera en sån krets som du behöver bry dig om sådana interna detaljer.

(*) En straightforward-lösning är att addera med en term för varje bit i multiplikanden - fyra additionssteg med 4-7 bitar på termerna mao. En enbits heladderare med bara NAND-grindar går det 6 grindar. Då blir det 132 bitar. Jag har för mig att man kan bättra på detta genom att vara lite listigare. Talar vi 500 grindar så kanske de har kostat på sig flera grindar för att hålla nere grinddjupet. Som användare av kretsen så innebär lägre grinddjup att latencyn blir lägre, men i gengäld med flera grindar kan man förvänta sig högre energikonsumption i kretsen.

Det här tåls att testas. Tack.

Borde inte en https://en.wikipedia.org/wiki/Karnaugh_map kunna användas för att minimera kretsen/uttrycket?

Länge sen jag höll på med digital logik men det låter väl mycket.
En hel Intel 4004 mikroprocessor hade inte mer än ca 2000 transistorer i sig.
Och det går väl ett par transistorer minst per grind om jag inte minns fel.

Den klarade dock inte av multiplikation.