Citat:
Ursprungligen postat av Pharmadreams
Hart fått en uppgift som lyder:
1.) I denna uppgift skall du konstruera och analysera en egen grind. Läs kapitel 6 i boken. Rita sedan ett transistorschema för En (1) CMOS grind med följande logiska funktion
F(a,b,c,d)= ((a+b+c)d)’
Grinden skall byggas upp av endast ETT (1) pull-up och ETT (1) pull-down nät (se beskrivning av pull-up och pull-down-nät för CMOS (sid 326 och framåt). Dvs Du får inte koppla ihop flera steg med AND, OR och NOT-grindar efter varandra utan allt ska kopplas i samma steg.
Ge även en förklaring av hur man i transistorschemat kan läsa av vad utsignalen kommer att bli för en viss insignal. Ge även några exempel.
Har inte en jävla aning om var jag ska börja ens. Har läst i boken och sökt på internet men inte hittat något om gör det tydligare för mig. Någon som vill hjälpa mi9g att komma på rätt tanke bana, eller kan tipsa om något ställe där jag kan läsa mer om detta?
Pullup-nät: det nät som är kopplat till vdd och drar upp utgången till 1. Detta ska leda när din funktion ska ge 1 ut (no shit). Här har vi p-transistor som leder om vi har 0or på ingångarna. Så gör funktionen F(a',b',c',d') till ditt PU-nät.
För PD-nätet räknar man ut F'.
Jag undrar om det hjälpte nåt, kan förkalra mer.